问个关于比较器的问题

我的一个比较器，做瞬态仿真，仿1um，奇怪开始的几十纳秒输出逻辑是错的，这会是怎么回事呢?采样保持也有这种情况，第一个周期的波形总是很差，这个影响大吗，对整个电路的设计?
还是上图吧，红框的地方有问题

加power down管试试

power down 管加在哪里，用PMOS管吗?

can you show your circuit?Check you power waveform. Check your bias. If this just happen at circuit start up, it is no matter.

Plsase figure out your waveform correspond to which point in your circuit.

很可能如4楼提到的，系统状态建立期间发生的现象。或者自己仔细看看，或者上张图包括比较器电路和偏置是如何产生的。good luck

电路刚上电的时候，在待比较信号输入之前，逻辑电平是不确定的，把power down管加在可以消除这个状态的地方就可以了。如果你对这个初始状态不关心的话，直接忽略就好

我不太明白，power down 是要开还是关?