一个奇怪的仿真现象
VBGR为带隙基准，VREF为分压基准，VREF接一个比较器的输入端（栅输入），比较器的另外一输入端接一个RAMP信号，输出一个方波信号。仿真中发现VREF电压被RAMP信号干扰的不行，纹波直接从最大值变化到0，频率和RAMP信号一致。
观察VREF和比较器输入管栅之间的电流，发现有很大的尖峰电流，不知道这个电流是如何产生的?
还有就是把比较器的输入管尺寸放到最小，纹波就会小很多，但是依然还是有尖峰电流。
请高人指导一下，这个会是什么原因导致的。
管子寄生电容的耦合
BGR的buffer强度再加强点吧
这个有可能，但是我用不同厂家相同工艺，跑仿真，同样的尺寸，出来的干扰幅值差得很离谱啊，这个有没有可能是工艺文件出错了或者是软件的问题呢?
降低vref在ramp信号频率点处的输出电抗。
前一级buffer输出驱动能力太弱，另外如果你的前级不需要很快，在vref加RC滤波。
这应该是传说中kickback的情况之一。如果所用比较器没有输入缓冲级，再加上VREF点阻抗不够低，这个现象可能会很严重。
那我觉得确实有可能工艺模型的问题了，是相近的工艺吧?
kickback 不是很常见么，怎么成传说了
恩，是相近的工艺，所以还在验证中。找原因。
我在前一级加入BUFF后，BUFF的基准也被干扰了。总之，只要有对管输入的地方，另一个管子的输入就会被干扰得不行
看看提出来的网表没有错?要么就把输入对管的cgs等打出来是不是数量级不对了
VBGR电阻分压得到VREF，VREF经过buffer得到VREF2直接提供给ramp比较器。
VBGR、VREF、VREF2都可以适当国RC滤波。
这个很简单，，，通过 GD 或者 DS 耦合过去的，，，因为是高频交流，所以对于电容来说是低阻抗通路，很容易就耦合过去了。很简单，，，在VREF的比较器输入端加个RC滤波就好了，另外在比较器的有源负载两端加一个嵌位二极管链接的MOS管即可，减小。这个现象是不可避免的，只能减小影响。当然如果功耗不是问题的话，在前一级的BGR，提高他的输出驱动能力，，，或者可以加个source follow。（低阻抗，大电流）
你想象中的buffer是什么样?如果用不对，的确和不用差不多，甚至更坏。极端情况，如果在你的比较器前加多级差分对试试，看看kickback还严重不?
如果象小编这样的环境，kickback危害很大的情况下，还是让kickback严重干扰了VREF，不是传说又是什么?如果出现不出现无所谓，当然称不上传说了。
原来你是这么定义传说的，
mark。