关于ADC中运放速度的问题

目前在做一个8位10M的ADC，每级1.5位，处于功耗和面积的考虑，所以要求各级opa功耗面积逐渐减小。opa基本结构如图，bias和feedback没有画出。但我做到后面几级时，spectre仿真发现opa响应速度过慢，往往在半个周期内还没稳定下来。我觉得应该是单位增益带宽GBW的太小了，但单独对运放测试，发现有150M左右了，应该够了啊。求高手指点，应该怎么修改电路参数，以达到理想，（基本结构不变）

负载放对了?

测试用的负载大小约为采样电容的3倍。放在整个7级电路中测试，发现运放输出上下波动很厉害，但是，运放的PM70多，足够了吧。

还是老板厉害，问题已经得到解决，是boost和主运放之间的带宽和PM存在较大差异。将双boost换成单boost增益增强运放后，经测试，结果得到极大改善，输出基本可以稳定下来。难道这就是传说中的doublet?如果不是，有高手给解释一下doublet什么意思么。

可以直接问你老板啊?
你要把仿真图贴上来，才能判断.
boost 不需要70度PM

问题是：8bit为什么还有gain boost?

8bit运放增益也得60db以上吧，如果要一定的余量的话，还得再高点，我现在这个运放在72db左右，有可能将来在10bit和12bit中继续使用。

boost和主运放之间带宽PM存在差异是什么意思哦?