analog verification的前景怎么样
你不想去让我去吧，这么好的机会不珍惜，而且还是大公司
但是不知道做这个方向发展如何，毕竟如果做analog design的话，是很看重经验，越老越吃香，analog verification这块感觉不需要太多的经验啊
一般是大公司才会有特别做这块的人，如果没有下去做analog
那接下来要跳会很难跳因为现在很少公司在开发新架构........只有很少很少的地方会要...
如果您会想一直待在这个司就ok...
是啊，这也是我考虑的点，小公司不会养做analog verification的人，就业面很窄。舍不得是这家公司是知名外企，出去找design的工作，不一定能找到这么大的平台。请问你了解analog verification这块技术成长度高不高?
lz在LSI吗
ADI实习。
我倒觉得model没有那么简单
topdown设计的话，model应该在系统设计初期就应该介入
然后在过程中不断的迭代
最终电路完成的时候，有套与电路匹配的model
倒是觉得这种活找新人干可能不大合适，又负责系统的人来兼着做可能更合适
和design的成长路线完全不一样，而且这个明显比design好。你是做建筑设计的，design是带安全帽的那个，你说是吧
但是我觉得这个和语言的建模联系太紧密了，而且对模拟水平的要求也不高，主要是验证模块的function，不是performance，所以是纯粹的理想建模。感觉从事这行的话，技术成长不大。不像做模拟可以越老越吃香。不懂我理解的对不对
这个不是topdown design的，是系统电路都已经做好之后，根据已有的电路搭建对应的model，带入到系统中，加快仿真速度的。和系统的顶层设计没有一点关系。做的工作是验证系统的function
其实你自己挺明白的，，，
是LSI的不? 这东西是比较无聊，不过条条大路通罗马，把东西扩展开来就比较好了
只局限于verification这一小块是没什么意思
画建筑的那个一般轮不到verification的做，这个verification就是有些系统级仿真时间太长，tool做不了，就用module来做
这样啊，这也需要专门分出来人做。
我接触这个才两个多星期，不知道自己的看法正不正确。如果的确跟我想的一样，技术上没什么难度的话，我就不想做这个了。
这个纯粹打杂，不过如果有机会接触电路也不错，毕竟学到多少还得看个人