微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > CPPLL问题

CPPLL问题

时间:10-02 整理:3721RD 点击:
我做了一个输入24M——100M输出96M到400M的cppll,只有vco是理想电路,可以锁定,但是放入实际的vco的时候,50M一下抖动就很大,请问怎么解决啊,求大神们知道?

VCO gain太大,导致GBW大了.
50M以下是否已经接近GBW了?

你指的GBW是什么?

我的增益是400M/hz,你说的gbw是不是增益带宽积,我想问一下,这个增益是是指哪个增益,带宽指的是哪个带宽?

PM 多少

45度,我用软件算的lpf参数,设置的相位裕度是45度。

增大到55°~60°试试

试过了,不行,还是那样

你确定VCO能COVER所有频率吗?VC电压多少?CP是否还工作?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top