buck dc_DC 线损的设计
时间：10-02
整理：3721RD
点击：
我正在做一款dc_dc的芯片，要对芯片设计一个内部线损补偿的电路，以减小电流采样的误差。但是对这一方面一无所知，求大神们给点建议和相关资料，谢谢啦！
你采用什么样的电流采样?内部线损是指什么?bonding wire的电阻吗?