关于在高压regulator中reference电压问题

现在在做一个regulator要求工作在5~25之间。考虑用一个bandgap产生reference，大概1.2V左右。但这样的Vref输入到后端的ea时会使得尾电流管承受很大的耐压（>20V）。想请教一下各位大侠，这样的设计是否合理，是否有什么隐患存在?如果有，该如何改进?

没看明白，1.2V会使哪个尾电流管承受很大的耐压?

小编的意思是20V的VDS再乘以这个电流，有个功率在PMOS电流镜上面是吧。
觉得一般流过电流不太夸张的话就没问题，高压管就是要VDS耐高压啊，大电流的可以考虑DMOS管

pmos输入的放大器，电源和输入管之间。

非常感谢。电流不大，我现在没有DMOS可以用，也用不到。当然耐压管ok。

很正常，在flyback结构的控制IC中一大把一大把的LDO都是这样的。基准1.2V，电源电压在30V以内。

你们用的DMOS是vgs可以耐高压么?一般DMOS都是vgd可以耐高压的，但是vgs不能耐高压。貌似BCD工艺中的DMOS可以耐高压?

VGS耐压应该是一样的，TSMC的40V BCD工艺里面的NLD和PLD VGS耐压都是分两种，5V和12V，5V管子的性能好点。

了解了，非常感谢！