THD受密勒电容影响

我现在在调一个class AB，遇到了一个很奇怪的问题，在电路中我采用了floating voltage来偏置输出管，我发现跨接在输出PMOS管上的密勒电容会降低低输出电压（输出电压为0.8V）时的THD，而跨接在输出NMOS管上的密勒电容会降低高输出电压(输出电压为2V)时的THD，(密勒电容越大对应的thd越低)。这是为什么呀?或者说是密勒电容会影响哪一种因素，而这种因素又影响了THD?

C越大带宽越小，谐波衰减的越多

方向不对吧。谐波是需要带宽内增益抑制的，带宽越小谐波应该越大才对，另一方面，电容越大，sr要求越大，更容易产生谐波。

电容是MOS电容还是其它电容? OP带宽多少? 信号频率多快?

电容就是密勒电容，带宽有7M左右，信号频率是10K的。

为什么SR越大，越容易产生谐波呢?那我是不是要把GBW给调小，那SR就小，谐波就小?

回楼上，GBW调大，SR+Settling time 变小，然后谐波就小。

关于小编的问题，我猜啊。首先在低频段的THD受带宽的影响不大；然后，当频率点附近有pole和zero时，THD好像会相比较稍差一点，你加大的MILLER电容效果可能使你测量的频率点离POLE和zero的距离相应增大了一点。还有一点，不知道你用的哪个仿真工具，以HSPICE为例，.FT0 file和.lis 中的fft结果略有区别，不同的time step, time window也有区别，就是说所谓的变好可能只是误会。猜错勿怪！

先说你的现象是否符合传统的解释。如果符合，那增大电容等于减小slew能力，slew成分越多，非线性成分越多，谐波成分就越多。

看你的描述，反而是电容越大，谐波越少，如果是这样的话，就不要考虑传统解释了，得考虑其他因素。

可能我哪里没有说清，THD我用的是db的单位，所以THD越小，就是说失真越大。那按你的说法是要把GBW调大吗?可是我GBW一大，PM就掉下来了，这关键点要调什么?

1.频率点是指我输入信号的频率吗?这个我都是以10khz为输入，是不变的，变的是输入的幅度，低幅度受PMOS的密勒电容影响，高幅度受NMOS的密勒电容影响。所以你说的频率不同，零极点距离不同应该是没有什么关系的吧?2. 我用的是cadence的calculator中的dft算出来的，变大变小都是以同一种方式计算所得，所以不存在由于计算方式不同出现的偏差。

我的意思是电容类型(MOS电容?Metal电容?) 而不是电容用途
另外你低压是0.8mV还是0.8V ?
还有幅度增大时有无MOS进入线性区?

电容是mos电容，低幅度是0.8V，就是输出摆幅是从-0.4~0.4.摆幅增大的时候没有管子进入线性区，而且我现在仿出来的THD，输出为4V的比输出为0.8V还大。

双电源?
要不米勒电容换为理想的试下?
还有频率这么慢，是不是运放的大信号增益不够了?
可以帖个电路么?学习一下

10K的频率不慢吧，音频信号就从20~20Khz而已呀，直流增益有97db

10k相对7MHz bandwidth还是挺低的..

问题在于电容，换理想电容验证吧，绝对这个问题消失了。

我试了理想电容，确实好了很多，不会有很明显的变化，这是为什么呀?

直观上认为是大信号时，mos电容和电容压差是非线性
导致miller电容slew rate （弦波充放电）的非线性，出现了失真

好了很多，又没有明显变化，是怎么理解?

就是如果不是理想电容，电容变小会导致THD变好，而理想电容的值变化，对THD没有什么影响，所以说没有明显变化

电容值变化是肯定会影响你thd的，鉴于你用的结构，会同时影响带宽和系统稳定。建议使用well cap而不是device cap.

请问一下device cap是什么电容，我看design rule里面就一些gate cap/well cap/junction cap，我想问一下这些电容都有什么差别?或者说你是否有什么资料有介绍的这些集成电容的呢?谢谢了