求助理想运放怎么设计
时间：10-02
整理：3721RD
点击：
目前在设计一个流水线ADC，需要一个理想的双端输入双端输出运放来测试电路。在candence里面没有找到双端差分运放，也不会建veriloga。比较麻烦。求助各位
用vcvs吧，analogLib库里的。
bmslib里面有
不行的，需要使用反馈形成闭环，vcvs达不到要求
没有这个库哎，盗版的软件苦逼啊
路径在tools/dfII/samples/artist/bmslib，5141应该都会有
ahdlab库里有理想运放
那个运放模型使用之后，算法不收敛，导致管子击穿。