关于采样保持电路全差分运放的共模补偿问题

假如设计一个采样保持电路，用全差分折叠共源共栅运放
在设计运放时，都要做共模反馈，而且一般共模反馈回路的补偿都是在开环情况下做的
但是实际应用中，电路处在采样阶段时，运放输出和输入短接构成跟随器，这样从运放的输出端到输入端又存在另一个共模反馈回路
那么整个运放有两个共模反馈环路，这时的稳定性怎样保证呢?输出端的共模电平也就是此时输入端的共模电平又怎样确定呢?
大家给说说啊

最近也在弄这个，做出来精度不高，跟随的误差有10mv，怎么改进啊

两个环路的稳定性分别都仿真一次。
输出的共模电平由设定的参考电平（比如VDD/2）决定，这是设计指标吧。

输出共模电平应该是根据你电路参数的取值来确定的吧。