微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请问LVS仿真设置规则文件时出现undefined or empty environment variable是什么原因

请问LVS仿真设置规则文件时出现undefined or empty environment variable是什么原因

时间:10-02 整理:3721RD 点击:
[img]file:///C:/Users/wjy/AppData/Roaming/Tencent/Users/948640435/QQ/WinTemp/RichOle/[@~)MY%7B6_$SG]W$D6%7B6_ZSM.jpg[/img]

是不是电路图里有变量?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top