pipeline ADC最后一级比较器设定

请问各位大侠，10bitpipeline，每级1.5bit，最后一级输出2bit，也就是三个比较器，这三个比较器的阈值应该设成多少?我现在设成-1/4、+1/4、+3/4vref.是否妥当?求助了。

阈值不是应该是-1/2, 0 , +1/2vref么?

二楼说的对，最后一级的2bit就是一个纯粹的2bit flash。没有什么其他他输的

没错没错~就是这样~
就单纯的flash~

No error correction, no redundancies required.
2nd floor has the right answer.

應該要加error correction

这个不一定，要看你输出数字式要怎么定义的

哪个大神来给个确切解释啊。

可以确切的说, 这个要看你的系统是如何定义,就是说你的系统最关心什么.
如果要求最佳的DNL,INL指标, 那么二楼的结果完全正确. 就是flash比较器. 这个结论经过了Matlab 验证.
如果说你对DNL的要求不高, 或者系统的ENOB有个8bit就可以了, 那么最后一级做成普通的1.5bit结构也是可以接收的

这个可以从理论上证明一下吗?有相关论文讲这个问题吗?

最后一级不是也可以1.5bit，后面加一级“0”比较器?