有关AMS进行混仿的遇到的问题

现在用AMS进行混仿一个数字模块，只是testbench是用模拟的analoglib 的激励给的。 现在的问题是 ，我的verilog代码如果是有 调用子模块的时候，在跑仿真的时候会报错，其他都是warning ，只有一句是： *N,SFRDPLeploying new SFE in analog engine也没有什么错误，但是就是在NC弹出来的时候会有个 “simulator "design::" terminated abnormally”这个东东。 然后我就卡住了 ，不知道有没有大神有过这样的经历 ，希望能给看看小弟先谢过了

有没有人能给点提示也好啊