高压CMOS的工艺因子belta

最近在做高压cmos电路，高压mos的belta值较平常的低压工艺的mos器件要低，大约十分之一左右，这样在做放大器时，采用高压mos时器件的尺寸就非常大，不知哪位高手遇到同样的问题，怎么解决的?
另外，不知哪位高手有采用高压mos工艺做LDO的经验?请不吝赐教！谢谢！电源电压在5~30V之间

mos还有beta值?

belta or beta?

1# albert_eetop
刚design完一个高压cmos ldo，正在总结中...
二三楼的，mos的beta是1/2u*cox*(w/l),ids=beta*(vgs-vt)^2, 由于beta表征过驱动电压(vgs-vt)和ids的关系，所以beta值称为跨导因子
高压cmos放大器没什么特别的,只是管子的mismatch大

对不起，是beta。
jianjing526 ，在你采用的工艺里，mos的beta怎样?是不是比低压管的要低啊?

还有，高压管的阈值电压也比较高，在有些情况会达到3v左右。这样在大的电源电压范围内就比较难设计电路。比如，在5v-30V的情况下。不知楼上遇到过这个问题吗?我们用的高压工艺是0.5um的。

6# albert_eetop
高压的beta值一般是小于低压管的，特殊器件dmos可能除外
VCC headroom应该是够的，以一个p管差分对普通两级运放，vref=1.2V为例，VCC(min)=1.2+vgsp+vdssat,区vdssat=200mV, VCC(min)=4.6V
看你的输出电压是多少?

谢谢楼上。虽然是够，但如果采用cascode的电流镜仍然会紧张一些。
由于beta小，输出管的尺寸会很大，比如输出电压要求是3.3v，输出电流最大50mA的情况，输出管的尺寸差不多会达到100×160um/um。这样会不会对瞬态响应和稳定性带来影响啊?设计时感觉频率补偿不好做。

对不起，是100×160um/3um

pass device尺寸大，ldo的性能恶化，这两者没有必然的联系。
建议你仔细分析spec.，选取合适的架构和补偿方式，good luck！

关于这方面有没有资料推荐看看，谢谢！

Pass device 尺寸大 只是parasitic cap 会大些