整个芯片的系统时钟可以有分频器产生吗？

时间：10-02 整理：3721RD 点击：

现在有一个PLL模块, 只能产生200M~800M的时钟，如果我想产生一个200M的系统时钟，可以把PLL的输出调到400M，再用一个简单的2分频电路来产生整个200M的系统时钟吗? 这样做会有什么问题吗?目前对系统时钟要求不是非常高，jitter在100~200ps都可以接受。不过对accumlating jitter不太能接受。
请教各位大神，谢谢啦！

应该可行。