关于bandgap设计的一点讨论

小弟做BG有些疑问，希望大神们多多指教。

1.BG最后的滤波电路的带宽跟系统指标有什么联系。比如一个12bit 100M 采样率的ADC，它所用到的BG的滤波带宽该是多大?还是说跟带宽内所积分的噪声有关，以及PSR的要求?

2.BG中的运放的DC gain取多少合适?如果放在12bit100Mhz的ADC里，DC gain跟这个12bit应该没有关系吧?是不是只是考虑DC gain对PSR的影响?

3.Razavi中文版P318提到反馈极性的问题,大家通常是用环路分析法（正反馈一个环，负反馈一个环）还是用return ratio的方法?优缺点呢?另提到BetaP = 0.5*BetaN，以便电路在有大电容负载时的瞬态响应还能保持良好的性能，这点我很疑惑，不明白，是跟自控原理有关吗?

1. 对就是REF噪声和PSR的要求，具体可以早早TI的OPAMP for everyone看看，里面有ADC系统噪声分解的例子(虽然有错误)
2.DCgain不重要，而且DC GAIN也只能管到DC频点的PSR，这个没人关心的。

你好。我还有一个疑问，如果对PSR比较在意，比如我们在某个带宽内关心PSR，一般是看这个带宽内PSR最低会低到多少。
我想知道如果一个12bit的ADC，在带宽内我们所关心的PSR最低该是多少?是不是看电源的抖动被PSR所衰减后，对0.5LSB的影响?
如果电源很干净，是不是这个PSR最差只要有个20dB就可以了?
如果这个模拟电源同时连接了一些I/O PAD，有SSN的时候，假设这个SSN经过傅里叶分解后在带内产生了很多谐波，最大的幅值有0.5V，那我们在这个最大幅值的频率点处的PSR必须能把0.5V衰减到小与0.5LSB?
谢谢！

再次mark一下，求指导

电源上的纹波，无非50Hz工频，100K~3M的开关电源开关频率，以及数字电路翻钻电流在bonding wire上的drop这几种来源。
要减小纹波的影响，无非减小纹波本身和增大PSR两种
如果你的带内有500mV的spur的话，我倒是觉得不是PSR提高的问题了，而是纹波本省就太高了