CPPLL设计及仿真问题
时间：10-02
整理：3721RD
点击：
1、我设计的PLL在仿真的时候，每个频段的输出信号总是和输入有一个相位差，请问是哪些原因照成的?
2、vco我使用是cmos差分型的，请问一下，vco输出频率随控制电压的变化曲线怎么仿真出来的?
恳求大神们赐教！
2、vco我使用是cmos差分型的，请问一下，vco输出频率随控制电压的变化曲线怎么仿真出来的?
恳求大神们赐教！
pss+pnoise 看帮助文档，和mmsim自带的workshop
pss+pnoise仿真然后在pss里面观察大写H开头的一个选项点击看频率范围，然后点击plot就能看仿真曲线
谢谢！
谢谢！