sub-ADC中比较器的精度问题

我对用于sub-ADC中的比较器的精度没有搞清楚。请懂的蝈蝈为我解惑啊。比如我的整个ADC的bits为10，第一级为3.5bit，第二级为2.5bit，那么第一级的比较器要达到的精度是多少mV，第二级的要有多少mV啊?有没有什么公式啊?请高手指教啊?
可能我没有说清楚，比如如上所述，我的第一级有14个判决电平。比如其中有个比较器的判决电平理论上就为0.1875Vref，那么在实际中这个判决电平能偏离理想值多少?

for example, 2.5bit has 6 threshold point,the accuracy is vref/2^3, I think.

但是直觉上，第一级应该不是这样算的，假如这样的话，那么高精度就不是什么难题了，级联N个就行了。

本来就是这样啊，但是如果你第一级的bit很多的话，comp的要求就会变高了，而且，feedback factor 会减小，导致运放需要
更大的带宽，这样又导致功耗上升。
及联N级，虽然可以做到N-bit resolution，但是mismatch会使得DNL/INL达不到N-bit linearity。所以，事情不是那么简单的。

支持小编
支持小编

you know for pipeline design ,the key point is opamp,switch even voltage reference design.For comp,just deside by you VFS and how many bit every stage you use.

Yes, the resolution of comparator is decidedby the bits of every stage.