微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 求助LVS问题

求助LVS问题

时间:10-02 整理:3721RD 点击:
求助各位,我在做单个nmos器件LVS的时候出现了下面两个问题,我找了半天,也不知道是怎么回事。求问各位这个遇到过这样的问题吗。谢谢了。
1.missing instance
2.mx对不上






不要怀疑lvs 工具和结果,其实你的情况很简单,只要稍加分析就会发现问题。schematic 上40个,layout 才37,而且layout 上还多出一个device,我猜你有3个线没有接上,你可以highlight 一下device或者查一下net 。像这种低级错误基本上都是人太粗心。

这个版图不是我画的,是从它的库里面调出来的一个m=40的器件。也需要连线?

即使是pdk里的device,可是出了问题也的自己先想办法解决,40个不行,那20个可以过lvs 有问题么,都要自己去试。而且pdk 和lvs 没有必然联系,pdk中device过不了lvs 只能说pdk 做的不够好,并不是阻挡我们继续干活的理由。
BTW,这样的layout 实在太难看,一长溜,像条带鱼

谢谢啦,这个m最大可以到8,我可以用5个这样的并联。但是继续求教,如果我画m=40,如果不画这么长,那应该怎么布局呢?因为我觉得这样的话它们的连线应该是最简单的啊,而且现在它的w和finger已经是最大的了。如果我把这几个管子用别的布局方式,那不是更复杂了,而且线更长了呢,寄生效应是不是也会更多呢。继续求教,谢谢啦~

而且最后,我的电路还需要将几个m=40的管子串连。

你可以将一个大的mosfet拆成几个啊,原来m=40,那可以做成m=4,然后10个不就OK了
而且layout可以放成几行几列

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top