大负载电容LDO采用VCCS技术后产生寄生极点

各位帮帮忙 我做了一个Cout=1uf的LDO Ioutmax=50mA VBAT=3.6V Vout=3V 结构为两级运放加PMOS驱动管 由于采用VCCS产生零点SCVout
1.首先零点1/RC和Agm/C相差很近 分别在50KHz和5MHz处
2.电路存在寄生极点 使开环幅频在GBW附近产生尖峰（貌似两个极点离得很近变成共轭几点了）
3.为什么VCCS产生的电路贡献了-15dB的增益，理论值应该是0dB,不影响LDO主体的工作才对啊?
以上三个问题，大家有什么经验吗

3.确实不应该引入-15DB(DC)
2.VCCS是由电路产生的,当然会引入寄生极点
1.没有电路并附加说明的话,具体情况不是太清楚

问题已经解决，谢谢
-15dB的增益是因为VCCS的等效电阻不够大，
寄生极点是由于内部cascode管尺寸太大了
至于产生的寄生极点是可以通过增大电流或修改尺寸调到更高频的 谢谢

你做的那个VCCS空载静态电流是多少?，和满载时的静态电流是多少