请教个关于DAC buffer的问题

打算采取以下两种结构（图（1）（2））作为DAC的输出buffer，一种是带米勒补偿的二级运放，第二种是输出级采用classAB结构，它们都是通过电阻反馈得到2倍的增益。但是在当输入从0到1mV变化时，两种buffer的输出都变化非常缓慢（在输入电压低于某个值比如10mV时，两种buffer一直存在这种输出缓慢的情况），但是当输入从1V-1.001V变化时，输出能够比较好的跟随。因此请教各位有没有针对于这种低输入情况下buffer输出缓慢的解决办法。

以下为仿真结果

电路输出0V?你确定你的电路在正确的工作点?
这是你设计的target?那你在设计时就要考虑这个因素

这是个10位的电阻串dac，一个LSB 等于1mv ,buffer之前的电阻串输出是从0到1v变化，所以才考虑0到1mv 的跳变

这样就没有办法了，除非你有负电源，否则你的电路输出在100mV 一下的时候，operation point全部都漂掉了

放大器的输入是否 之一个N型构成的。 你得用 N+P混合输入。

这种reference to ground的电路应该都是pmos输入吧

那么低的电压你确定你的运放工作正常吗?运放是轨到轨输入的?

即使我们假设克阶段（第一级运放）的输入是p型和它们在饱和度在Vin =0V（与适当的余量，以覆盖的PVT效果，偏移等），所以不存在与输入的问题仍然是有问题的第二阶段。当Vin= 0时比输出电压=0（没有电流通过两个R）。 VDS（MN1）= 0V。 MN1是一个电流吸收器，因此它不会发挥作用，当其Vds是小于其VDSAT。比你将失去环路增益，并配备缓慢。当然，在系统的和确定性offsetts的实际电路的情况可能是最差的。当VDS（MN1）=0比没有偏置电流，以维持P沟道上驱动器晶体管MP1，增益会～0。你需要一个负电源，如果你想周围地面水平的准确度和增益。祝你好运。
Even we assume gm stage (first stage of op amp) inputs are p type and they are in saturation at Vin=0V (with proper margin to cover PVT effects, offset etc) so there is no problem with inputs still the second stage is problematic. When Vin=0 than Vout=0 (no current through both R). Then Vds(MN1)=0V. MN1 is a current sink therefore it will not function if its Vds is less than its Vdsat. Than you will looseloop gain and comes slowness. Of course in real circuit with systematic and deterministic offsetts the situation could be much worst.When Vds(MN1)=0 than no current bias to maintain P channel upper driver transistorMP1 so gain will be ~0.Youneed a negative power supply if you want accuracy and gain around ground level.Good luck.

肯定是没有负电源的，看来只能容忍DAC在code为0会存在误差这种情况了。

谢谢，应该是这样的，输出电压很低时整个环路没有工作，试过在运放输出端与反馈电阻之间加入一个diode-connected PMOS，让PMOS的漏作为buffer的输出,发现这样buffer输出确实可以比较好的跟随输入，但是很大程度上降低了电路的电源电压工作范围。

这个问题是很常见的所有商业的轨到轨输出的单电源运算放大器，它成为最差的更高的负载电流。只有这样，才能覆盖GND水平，充分BW的循环使用负电源轨到包括GND循环将被打破。由于电流吸收器可用于（A类输出），这个电流吸收器将提供一个良好的PSRR比型负电荷泵电源（纹波），可用于提供输出电流驱动能力是足够小，以保持芯片面积合理的小。祝你好运。
This problem is common with all the commercial rail to rail output single power supply OPAMPs and it becomes worst with higher load currents.Only way to cover GND level with full BW of the loop is to use negative power rail to cover GND where loop will not be broken.Since a current sink could be used (Class A output) and this current sink would provide a good PSRR- than a Charge Pump type negative power suply (has ripple) could be used provided that your output current drive capability is small enough to keep chip area reasonable small. Good luck.

Thanks for your explanation！