微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 低通滤波器的一个疑问

低通滤波器的一个疑问

时间:10-02 整理:3721RD 点击:
看的CDR的论文,说计数器相当于低通滤波器,因为我是转专业的学生,有没搜到相关论文有解释这个或者给出具体的实现过程,感觉很迷惑,哪位大侠能帮忙解释一下,能给一些参考资料就更好了先谢过了

个人理解: 计数器在数字域中可以看成是积分器 (一直在累加),如果转到模拟的角度看,积分器的bode plot是一个20db/dec 下降的直线,频率越高增益越低,所以能看成低通滤波器。

数几个UP或DN才能输出一个有效的UP和DN,就好像滤掉了很多UP和DN的脉冲,最后对于CP输出来说变化的也就小了,这样是比较直观的理解。

是不是可以认为是多数的up和down信号的统计作用,使得噪声所起的作用减小,从而起到滤波器的作用?

嗯,可以这样理解,减小了噪声的作用,同时也让整个环路速度变得更慢,就像带宽减小了一样。

我还想问一下,您懂CDR方面的东西么。懂得话我再多问点其它的。囧

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top