buck dcdc noise 太大的问题，请高手分析下

各位好。
本人前段时间设计的buck dcdc 输出电压的noise随负载电流增大而增大，
在无负载时很小，在400mA最大负载时超过200mV。
其中负载电流加在vout 和 pcb的地（AVSS）之间，
测试的时候也是测试vout，并把probe的地设为AVSS。
现在在分析可能是测试board的地线寄生电感太大的缘故。
不知道各位对dcdc的noise voltage 水准一般是多少?怎样设计电路才能减小?
谢先。

你说的是ripple还是noise啊
另外也说明一下是什么架构，电流模还是电压模啊
你说pcb board的layout可能有点问题，这个也很有可能
那就先从这个layout入手，看看能不能解决

多谢回复。
结构是电压模的，因为之前在别的地方测试，现在手头没芯片，过几天拿到才能重新测试。
应该不是ripple电压，因为从示波器上看并没有跟switching frequency一致的周期。
另外能不能推荐那本书是介绍各dcdc各模块的设计方法，比如说，compensator, comparator, gate driver等?

不是ripple，就有可能是震荡。电压模啊，比较危险呀。
你改变一下avdd的值，看看这个“noise”的频率是否有变化，如果有，就很有可能是震荡。
另外，不知道你怎样做的补偿?
建议多看看,TI , ADI , Maxim的datasheet，上面讲的比较实用。
不过，产品多数是电流模的。

电源挂的电容好大?

电源挂的电容好大?

从电感上电流的波形可以看出，电路没有振荡。

看看滤波电容的ESR?

大家好。谢谢回复。
现在拿到片子自己重新测试了，但发现3.3V供电电源的地都有很大的switching noise，peak to pea大概为300mV，与DCDC的Vout noise level大致相当，是电源接地的问题还是电源质量的问题?还是PCB上寄生电感的问题?

这个switching noise的频率是多少呢?和DC-DC自己的switching frequency有没有关系呢?
改变AVDD，这个频率是否改变呢?

我也想知道....

1# thewolftotem

这个频率就是dcdc开关频率，为1.5MHz

ripple是否满足设计要求，如果不满足，产生较大的noise就很正常。

你那个输出噪声很大的DC，找到问题的原因了么?