对于无片外电容的LDO,给数字电路供电时，输出跳变能做到多少？

和环路带宽直接有关.

但是我看到文献里的无片外电容的LDO,带宽也就几百kHz，但其负载电流在1uS跳变时，输出跳变也还行啊，按你的意思LDO给2M的数字电路供电，那带宽至少得M级?

但是我看到文献里的无片外电容的LDO,带宽也就几百kHz，但其负载电流在1uS跳变时，输出跳变也还行啊，按你的意思LDO给2M的数字电路供电，那带宽至少得M级?

不一定是要到兆级的带宽才能对付2M的数字电路的负载跳变,但是是带宽越宽,应付能力越强,几百K也许也够了,不信你仿真试试?

呵呵，多谢啊，我再试一下。有个问题再请教一下，给数字电路供电的话，LDO输出跳变最大不能超过多少呢?

一般来说我们认为LDO的跳变以不触发POR复位为最好. 而且几纳秒之内的跳变理论上都应该被片上的去耦合电容抵消掉, 数字电路看不到这个跳变的. 所以在制定LDO性能指标的时候需要考虑真实的片上去耦合电容的情况,以免过度定义指标.

小弟刚才仿真了一下自己做的LDO，输出3.3V,环路带宽300kHz，负载电容300p，当负载电流在1uS内从100uA~20mA 跳变时，输出向下跳变了500mV，是不是很糟糕啊?

1.8V VDD?一般来说控制在10%以内。
0.5V是有点大！但是你首先要确认1us以内会不会有这么大的突变，还有就是片上Cap的估算要比较准

VDD=5V,额定输出电压3.3V,您觉得主要是哪里出问题了?

个人觉得，压降达到了1.7V，做个简单的DCDC好一些；LDO在1V内比较好，功耗不是很大

你们的数字逻辑电路是3.3伏供电的? 就算掉到2.8伏左右,仍然是比NMOS管和PMOS管的阈值总和要高很多，不会造成逻辑错误的，只要不触发复位信号就行。你们的触发电平不会要到2.8伏这么高的吧?　另外你仿真的情形，从100uA在一微秒内升到20mA的负载电流是否真实是要确认的。

呵呵，多谢啊。是3.3V供电的，当然掉到2.8V理论上还是可以工作的，只是数字部分的负载电流跳变真不好说，有什么方法可以估算一下吗?还有，有问题一直困扰着我，对于LDO，瞬态响应的关键决定因素是什么呢，我看论文上都是上下100mV以内的跳变，我的这个太悲催了，唉~

LDO的输出电压可以看成两部分，一部分是输出的中心值，另一部分是在中心值的基础上的跳变值，中心值的恢复时间与LDO的带宽相关，而跳变值是由I*t=C*deltaV的计算公式得到的，我们需要保证的是跳变值的最低值（或者说极短的时间内的最低值）满足逻辑部分的工作电压，同时保证系统不被触发即可！

你的跳变达到20mA了，如果瞬态的时间真的是1us的话，你这个性能也不算差了。要不再花点尾电流把环路带宽做大一些，加多一些去耦合电容也是有帮助的，到多少才是你想要的可以很简单的算出来的吧。

呵呵，多谢您的帮助啊~

难道跳变100mV以内的LDO比较难做?

做过无电容LDO的朋友们，你们一般能做到负载响应跳变多少呢?小弟对这个问题比较好奇

请问对于无电容LDO输出电流的指标是指的是满足被驱动数字电路的平均电流还是瞬态电流?

LDO 的驱动能力一般是指平均的负载电流. 这个规定了Pass Device的尺寸要求. 瞬态负载电流的变化或者瞬态输入电压的变化都应该从瞬态响应这个指标去规定, 也就是这里反复讨论的响应时间, 最大响应跳变等等.

照着论文把环路带宽做大，buffer做好，还有就是I 瞬态变化估算准确

3.3V 瞬态跳变20%-30%一般也没事

1.8V 跳变到 1.3~1.5V以下需要注意

当然3.3V跳到2.3V,数字电路理论上还是可以工作的，实际上真不会有影响吗?

之前自己搭过一个capless LDO仿真下来1uS跳变50mA 输出1.8V跳变可以在100mv以内 500p负载电容

好象是有点大。

一旦触发POR整个CHIP可能都会被RESET，你说呢?当然和实际电路用的POR有关。3.3V跳1V恐怕还是太大了。

谢谢你的回复，不过还是有几个疑问求指教.
1.如果驱动的都是数字电路的话，那在时钟边沿处会有很大的瞬态电流，其他时间则瞬态电流很小，此时LDO的平均负载电流指标是否没有多大意义?
2.Pass Device的尺寸是由平均负载电流决定而非最大瞬态电流决定?
2.瞬态输出电压变化不需要满足电源电压10%的要求，而是只需满足不达到POR触发即可? 如此对数字电路的设计如时序要求是否有影响?

1) 开关瞬态电流造成的电源电压波动理论上都应该由去耦合电容去抵消. 否则从频谱上看,很少有LDO的带宽达到那么大
2) Pass Device的尺寸不够供给瞬态电流的时候,会造成电压跳变,环路经过一个瞬态响应后再达到平衡. 从带宽的角度上讲,Pass Device也只能做到这样了。
3）考虑逻辑电路对电源电压的影响，只要电源到底的headroom 超过N管和P管的阈值总和，就不应该影响逻辑翻转。至于对瞬态电源变化的响应问题，想一下为什么从来没有人去指定逻辑电路的带宽要求就明白了，因为我们的逻辑电路不是，并且也不能是一个带宽很宽的电路。 跟第一条的观点一样，这些是靠芯片内部的去耦合电容去抵消的。
4）这些是我做系统规范的一般性原则，供参考，具体问题要在具体系统要求中考虑。

你好，你说的关于耦合电容的作用其实就是电容的稳压作用吧，对于外接电源或者可以外接电容的LDO，它们的外接电容是很大的，自然可以起到稳压作用，可以抵抗较大的瞬态电流变化；但是对于无片外电容的情况，内部去耦电容要做到多大量级才能达到这个效果呢，恐怕有点大吧。
下面我估算了下：根据i=c*dv/dt，假设为1.2V电源，取dv=300mV不小吧；假设数字电路频率为50MHz，DT取10ns，i取平均值10mA，算下来C就需要0.3nF。也就是说内部耦合电容是比较大才能起到作用的，并且这个电容值太大对无片外电容LDO设计本身也增加了困难吧。