如果nmos的阈值电压为1V,pmos的阈值电压为-1V,采用VDD=2V,是否合理啊
时间:10-02
整理:3721RD
点击:
如题要设计一个这样叠层(2层/3层)结构的电路在线等回复~谢谢
![](../imgqa/etop/rfic/rfic-9996ds3wgewusbi.jpg)
个人认为是行不通的;两个阈值就把电源裕度吃尽了。另外,似乎有一种说法:当N和P的阈值之和超出电源电压的时候,对于模拟设计就非常困难了。
我也是这样认为的,CSMC0.5u工艺的nmos和pmos管的阈值就像题目所给的那样,而且还没考虑衬底偏压,温度等影响。BOSS给的任务,用这个工艺设计温度传感器,放大器,多路复用器,还要低功耗~我觉得似乎不能完成啊!?要不要向BOSS反映一下啊
low voltage设计两个vth足够了,不过可能要用多级代替cascode
要是多级的话那其他的指标能到达到吗?
不好说啊,电压余量太小了,设计起来trade off更不好搞了多级的话,功耗会增加,相位裕度也不好保证
设计指标要求要低功耗,整个系统包括一个温度传感器,一个光传感器,一个8选1多路复用器,一个ADC……,要求功耗在几百uW,第一次设计,我感到对目标没有信心啊
低功耗设计
看指标要求把,如果不在乎指标,那还是可以做出来的
有难度,不好做