关于verilog-a的学习问题！

最近因为需要，开始从零开始学习verilog-a，我大概看了一下，好像语法和verilog基本一样，本人verilog没有基础，请问从头学的话是不是需要先学verilog；第二个问题是关于verilog-a有没有什么不错的入门教材?谢谢！

如果不需要写很复杂的模块的话去网上down一本reference，用哪查哪就好。
verilog-a的语法非常容易理解，本身就是行为级的描述。

看ahdllib里面的示例~

语法虽然类似, 但是概念有很大不同. verilog没有收敛的概念, 也没有电压电流的信息. 不需要看verilog, 直接学习verilogA就好了

需要什么模块具体去找来学就行了，推荐一个：
http://www.designers-guide.org/verilogams/