微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�婵犵數濮烽弫鎼佸磻濞戙垺鍋ら柕濞у啫鐏婇梺鎸庣箓椤︻垳绮婚鐐寸叆闁绘洖鍊圭€氾拷
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教verilog-A中seed的含义

请教verilog-A中seed的含义

时间:10-02 整理:3721RD 点击:
这个seed怎么理解呢?比如a=$random(seed1)%16,b=$random(seed2)%16,是不是可以理解为一种基准?

seed是种子,你也可以理解是随机数的初值。如果你知道伪随机数是怎么产生的就更明白啦!

如果不用seed, 你的统计仿真就不可重复了。用计算机做系统仿真最重要的要求就是结果具有可重复性,哪怕是带有随机数的仿真。所以运用seed很好的解决了这个问题。

你的意思是用了seed的话每次运行都是产生同样的随机数序列?而不是完全的随机。还是说可以理解成一种伪随机?

是的, 计算机理论上没有什么完全的随机,不同之处是在多少(几百万次,几十亿次等)的样本中重复出现的概率多少. 不信你用相同的seed在不同的窗口运行完全相同的仿真,如果结果不一样这个仿真器就别卖了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top