各位大神，请问Verilog-A中出现说我的*号和/号未定义，这是怎么回事啊

乘除号不是在下面这里定义的么?
`include "constants.vams"
`include "disciplines.vams"
PI不是下面这么定义吗?
`define PI 3.14159265358
下面是运放的全部程序
`include "constants.vams"
`include "disciplines.vams"
`define PI 3.14159265358
module diff_opamp(vout_p,vout_n,vref,vin_p,vin_n,vspply_p,vspply_n);
input vref ,vspply_p,vspply_n;
inout vout_p,vout_n,vin_p,vin_n;
parameter real gain=835e3;
parameter real freq_unitygain=1.0e6;
parameter real rin=1e6;
parameter real vin_offset=0.0;
parameter real ibias=0.0;
parameter real lin_max=100e-6;
parameter real slew_rate=0.5e6;
parameter real rout=80;
parameter real vsoft=0.5;
real c1;
real gm_nom;
real r1;
real vmax_in;
real vin_val;
electrical vout_p,vout_n,vref,vin_p,vin_n,vspply_p,vspply_n;
electrical cout_p,cout_n;
analog begin
@(initial_step or initial_step("dc") )begin
c1=lin_max/(slew_rate);
gm_nom=2*PI*freq_unitygain*c1;
r1=gain / gm_nom;
vmax_in=lin_max/gm_nom;
end
vin_val=V(vin_p,vin_n) / 2+vin_offset;
//
//INPUT STAGE
//
I(vin_p,vin_n)<+(V(vin_p,vin_n)+vin_offset) / rin;
I(vref,vin_p)<+ibias;
I(vref,vin_n)<+ibias;
//
// GM stage with slewing
//
I(vref,cout_p)<+V(vref,cout_p) / 100e6;
I(vref,cout_n)<+V(vref,cout_n) / 100e6;
if(vin_val>vmax_in)begin
I(vref,cout_p)<+lin_max;
I(vref,cout_n)<+ -lin_max;
end
else begin
I(vref,cout_p)<+0.5*gm_nom*vin_val;
I(vref,cout_n)<+0.5*gm_nom*vin_val;
end
//
// Dominant Pole
//
I(cout_p,vref)<+ddt(c1*V(cout_p,vref));
I(cout_p,vref)<+V(cout_p,vref)/r1;
I(cout_n,vref)<+ddt(c1*V(cout_n,vref));
I(cout_n,vref)<+V(cout_n,vref)/r1;
//
//output stage
//
I(vref,vout_p)<+V(cout_p,vref)/rout;
I(vout_p,vref)<+V(cout_p,vref)/rout;
I(vref,vout_n)<+V(cout_n,vref)/rout;
I(vout_n,vref)<+V(cout_n,vref)/rout;
//
// soft output limiting
//
if(V(vout_p)>(V(vspply_p)-vsoft))
I(cout_p,vref)<+gm_nom*(V(vout_p,vspply_p)+vsoft);
else if (V(vout_p)<(V(vspply_n)+vsoft))
I(cout_p,vref)<+gm_nom*(V(vout_p,vspply_n)+vsoft);
if(V(vout_n)>(V(vspply_p)-vsoft))
I(cout_n,vref)<+gm_nom*(V(vout_n,vspply_p)+vsoft);
else if (V(vout_n)<(V(vspply_n)+vsoft))
I(cout_n,vref)<+gm_nom*(V(vout_n,vspply_n)+vsoft);
end
endmodule

可不可能是仿真器有问题，我描述一个电阻都有问题

不是说你的*和/啊！是说你的PI！
用`define定义的变量需要用`变量名调用。

太感谢了！