VDS VdsatT？

Vds只要满足使各器件工作在饱和区就行了，因为Vdsat决定了电流的一级近似。
另外，Vds的范围决定了输出摆幅。

你没看明白我说的话！~
vdsat可以用公式计算出来，VDS如何算呢?

这个问题我也一直有，也一直没弄清楚

Vdsat＝Vgs-Vth,基本上是设计时选取的一个固定值，一般在设计放大器时是选0.15~0.2V达到一个比较好的效果，然后根据你所需设计的电流大小去选择管子尺寸，但这个一般都是设计管子工作在饱和区，而工作再饱和区就要求Vds>=Vgs-Vth=Vdsat,而Vds的大小也和饱和电流有点关系，那就是沟道调制效应了，小编真要算得那么细的话就根据沟道长度调制效应的公式和你所要设计的饱和电流去算Vds了，我也是初学者，说得不对的话，莫怪，欢迎大家讨论纠正。

Vds准确值只能通过计算源漏电压差获得，其与Vgs 之间的关系是不确定的，仅仅在Sat /Trio分界处满足Vds=Vgs-Vth

大家可以根据电路图具体说说怎么计算VDS，我一直都很困惑，电路中每个节点的电压好像都是根据VDS算的。不算VDS那怎么算工作点呢。难道大家都是看仿真软件仿出来什么就是什么?

你为什么要计算VDS呢?
以差分对的输出为例，上下管分别为PMOS和NMOS。输出电压（或是你所说的VDS）可以通过画出PMOS和NMOS的电流电压曲线，并求出两条曲线的交点来确定VDS。
如果你想稳定VDS的话，你就需要用共模负反馈或是其他的嵌位技术来稳定该点的电压
示意图如下所示，用画图画的，请谅解

谢谢终于找到正解了，可是用这种方法计算VDS很麻烦啊。我想算VDS是想算电路的各个节点的电压，就是所谓的工作点。
VDS在电路工作的过程中是变化的吗?我刚开始学，见笑了

我希望它别变化，否则进了线性区就麻烦了

vds> vgs-vt for in saturtion region

前提是lz想要那么精确的算出工作点干什么呢

其实我以前也困扰过类似问题。
就你所画的电路图来说
尾电流源的VDS是由其漏端电压所决定，也就是输入对管的源端电压
尾电流源被偏置电路所偏置，所以其决定了输入管的电流大小I
那么当你输入管的尺寸W/L确定时，输入管的过驱动电压vdsat就确定了下来。
输入管的栅端与源端相差恒定的vth+vdsat.
所以假设输入管的栅端电压Vin
那么尾电流源漏端电压就是Vin-vth-vdsat。
这样你就可以得到VDS了，当然我这里说的都是管子都处于饱和区的情况
如果你的输入电压Vin过低的话，那就要另说了。

首先确定vdsat，尾电流管的静态vds由输入共模电压确定，所以对于尾管来说输入共模点不能太低，否则会使其进入线性区。对于输入管的vds，因为其输出点是高阻抗节点，这个就跟一个简单的二管反相器一样，它的输出电压从高电压跳到低电压之间的过渡带（放大区）很窄，而且输出阻抗越高越窄，仿真的时候可以外加大电感和电压源来稳定其输出电压点。所以输入管的vds就是你所希望的输出共模点电压减去尾电流管的vds，一般来说这些设置都是通过设计偏置电路来定好的。
新手路过，不对的地方请指教。

由于那是高阻节点，所以一般通过反馈来分析电路的

但是如果是放大器，
要去仿它的开环特性（比如说开环增益，这在某些电路中要确定增益误差来说是必要的），接成反馈就不好仿了。

为什么cadence算出来的Vdsat不等于Vgs-Vth
这个模型到底是怎么样的

xiexie

谢谢各位讲解

你平常看到饱和区的公式是看不到vds的，只要vds大于vdssat，那个表达式就基本成立，根据它所作的设计就基本会工作。但是，如果不满足vds大于vdssat，电路也未见得就一定不工作，只是行为和最初设计可能不太相同，有些情况或许会更好，多数情况会差。
如果你在考虑差分对的尾电流设计，很不幸，那个条件不满足，CMRR会明显变差，如果使用单管做电流源来实现，vds由输入共模电压减去输入对管的VGS决定，如果vds够高，尾电流基本不变，如果接近甚至低于vdssat，尾电流会随输入共模变化，输出电压会受到共模信号影响，换句话，共模信号会被放大，这是一般差分对设计不希望看到的。
其他细节，有兴趣可以进一步讨论。

工作时vds由输入共模减去输入对vgs决定，输入共模电压不变，尾电流管的vds应该基本不变，如果能满足尾电流源管vds大于vdsat，输入共模变一点，尾电流也会基本保持不变。如果vds接近或低于vdsat，输入共模会影响尾电流，CMRR会较差。