有关ADPLL中的TDC的两个问题

最近在研究ADPLL，不理解为什么TDC存在线性度的问题，线性度会影响TDC的什么性能呢?
第二个问题是：TDC引入的spur机理。对于小数值很小的情形，我能理解，因为TDC的分辨率不能识别很小的小数。但是，当小数值比较大时，为什么还会引入spur呢?
知道的大侠们给我详细讲讲这两个问题吧，在此先跪谢了?

自己顶一下

Tdc nonlinearity 会导致quantization noise folding
Spur的话取决于具体机构，vco输出phase 会accumulation, 可能需要好几个period才够1lsb,所以会有spur

楼上的谢谢啦

有更多理解的同学继续发言撒

可以与ADC比较，原理相同。

very good

学习了