请教－－－－－－多位Delta-Sigma Modultor中DWA的barrel shifter如何实现。

别沉得这么快阿?

用一个开关整列可以实现！敢问仁兄现在解决这个问题没有?

1. 大哥能不能推荐一些相关的参考文献呢?哪怕是最简陋的原理图即可。
2. 查了一些国外的博士论文都没有给出它的具体结构，是不是这个东西特别小菜，所以他们都不屑给出具体的结构。
3. 一篇stanford的博士论文给出数字反馈回路包括barrel shifter等最大延迟是4ns, 我们最希望得到原理图，以便评估数字端耗费的时间延迟，最后再定好模拟积分器的积分时间，以便系统级模型仿真（定ota的GBW, SR）。
谢谢，期待你的回复。