请教关于PLL数模混合仿真时的问题

用cadence做小数锁相环的仿真，小数分频器和DSM用的是verilog的代码仿真，但是将verilog代码写成一个.v文件后在config文件中就会找不到所有的子模块，请问这个问题有什么比较好的解决方案没（子模块比较多）?

以前我遇到过该问题，后来被我解决了。第一步：你重新导入子模块的.v文件。第二步：你查看一下top.v文件有没有语法不兼容的问题?

谢谢 已解决

你们是怎么解决的呢，我现在做也出现了同样的问题，我只能把所有的.v的文件加在一个文件里面，谢谢

请教你一下，你的混合信号仿真是用的IUS嘛? 安装的哪个版本呢?我我装过IUS920和IUS56，这两个软件的license都配置有问题?能不能指点一下，谢谢～～～～