5.8G VCO

听导师的没错

你前仿加的电容之类的经验值偏离实际结果了，layout后pex rc参数然后修正一下就可以了吧。

Layout 有严重问题，修改之，Tank串联电阻很大，导致Q很低，幅度降太多了 <10%可接受；
设计时要考虑layout寄生电容；

amplitude and frequency of oscillator are key design specification, therefore, if the post-sim results does not meet your design target, you have to re-design. not only layout, but you circuits parameters.
typically, there could be huge difference bewteen the pre-sim results and post-sim results, especilly for high frequency applications. for a feasible design with a minimum design iteration, you'd better consider the parasitic at the beginning of your design.

关键是相噪并没有降，我用的是open drain，那个输出是缓冲之后的输出。

你说说频率应该降多少，才是合理的，考虑寄生的。

怎么无视我的。你前仿的时候就把寄生电容加到各个节点上不就ok了

不懂你的做法 前仿加寄生电容 要加多大

加你layout PEX参数提取得到的寄生电容，于是做了一次后仿提取之后你就有经验前仿大概该加多少寄生电容。如果你用的cadence参数提取的话在 .pex.report里面可以看到各个节点寄生电容参数，其他软件我就不懂了。

不就是做后仿吗 那个寄生的参数是版图提取出来的 你再加到原理图上仿有那必要吗 可能方法问题吧

作用就是不会让你前仿和后仿出现很大差距以至于需要改动电路啊！作用就是老师就不会再说你的电路有问题了啊。你提取一次之后，把它变成经验，以后不用提取也可以知道大概加多少电容了，换个pll你可以加相同大小的电容，然后后仿的时候频率差距就不会很大了。

后仿不对 当然要改前仿的参数 你没懂我意思

你设计的时候没考虑寄生，是你设计问题，设计之初
就要将这个寄生考虑进去。理想的设计前仿的寄生电容刚好匹配你提取的，layout和Schematic基本不改。
高频信号设计，所有信号通路节点都要把寄生考虑进去，添加一些cap当作寄生，这样仿真才真实，这样
你的信号通路损耗才小，否则你后仿发现增益下降，再返回去改原理图参数，增加电流来驱动寄生。

在这里，很多人多有多年的工程经验，要虚心一些！

设计方法有很多种，关键是流片成功就行，你的方法就像脱裤子放屁一样。个人觉得

确实要不得，post-simulaiton 掉50meg 应该可以接受，需要修改layout

知道什么是射频吗?

洗耳恭听，请小编给大家普及下什么是射频?

www.baidu .com 关键字：射频

我也期待小编给大家普及一下吧。

没见过小编这么2的，大家好心帮你，却在这反过来骂人，无语

同意~