请大家帮忙做一个倍频电路

做个pll

只是倍频的话，好像除了用PLL，还有别的电路结构1！IEEE paper上有的，做RF的人估计比较熟悉

你这么高的频率，得用Gilbert Cellgoogle: frequency doubler

谢谢，做pll代价太高，而且我只是做在半速SERDES中，用于产生Preemphasis信号用的。

输入是什么条件，是差分输入还是单个输入?输入的占空比是多少?不过你这么高的频率，一般的逻辑的方法不好弄，注入锁定不知道可不可以?

能帮忙介绍接片注入锁定的资料吗?
输入是差分，单端都可以，VCO的输出，占空比应该可以做到49%以上。

你这是做什么serdes，速度这么高?thunderbolt还是PCIE 3.0?

我知道的注入锁定的基本上都是分频的，你自己去网上找找吧。不过我知道电流源的漏极不就是两倍频么?

谢谢你啊。源极的输出的确是倍频的，可以认为是差分信号的能量检测电路，I-V平方率关系决定的，但在1V的电源下做这个检测电路，幅度偏低，不是那么容易做的，另外需要做一个DCC电路，版图面积会很大，开销比较大。

一个通用SERDES的MPW项目，还没有使用到某种产品上。

除了pll，那就只能从高次谐波里面找了，那样应该更麻烦的吧，搞微波的应该有办法
pll可能功耗面积大点，但用着熟啊，你给的标准也不高，costdown一下好了

请问lz有相关资料可以让参考一下吗?现在也在做相关的内容！谢谢了！