关于PLL混合仿真

我大概了解使用verilog代码+模拟模块在candenspectre下进行混合仿真的方法，生成symbol然后用config，但是我觉得单纯的verilog代码不包含门延时驱动等信息，仿真的结果不一定真实（我的理解对吗?）。
所以我对verilog进行了综合，得到了verilog网表文件（.sv）和标准延时文件(.sdf)，请问现在我用什么软件和方法来进行混合仿真比较合适，谢谢各位大牛！

XA可以进行混仿

学习中

请问XA指的具体是什么软件?

用AMS，这样的话，可以不用对verilog进行综合

我的理解是不综合无法引入延迟信息，都是理想信号，这样得到的结果不准确，而且我综合过程中确实更改了一些语法上的错误

http://www.synopsys.com.cn/information/snug/2010/the-ams-simulation-platform-hams-based-on-xa-and-vcs