哪位做过ldo限流保护的大侠帮帮忙？

小弟最近在做一个ldo,但是过流保护电路老是搞不定，烦请好心人帮帮忙。我的限流保护思路入下图所示：sample 与1.2的基准电压比较产生vgate，当vcc18支路电流在限制电流范围内时，sample小于vref12,vgate为高，不影响ldo正常工作，当vcc18过流时，sample大于vref12,vgate为低，vcontorl被拉到高电位，功率管截止，但是截止后sample电压降低，vgate又会升高，如果负载电流一直处于过载情况，则环路就一直循环，请大侠帮忙分析下 给点意见！谢谢！

设计的原理没有错，但有几点建议你考虑进去：
1. Comparator要加Hysterisis，多少由你的spec定；
2. vgate是否应与其他控制信号组合一下来控制vcontrol，比如，一旦过载后，是否要等其他的控制信号deassert 后才恢复正常工作。

谢谢！ulsi123我在试试！

1# laoban1234 根据你的描述，感觉你的电路应该是震荡了，应该进行补偿

4# refugee
思路是正确的
不知你是哪儿出了问题，可以详细描述一下了

谁帮忙解决下，我也正在做的！谢谢！

如果输出一直是小电阻，你这方法肯定不行，即使加磁滞或者控制整个LDO的EN信号。加clamp

In a such system, a hysterisis is a must！ On the other hand, you could use current system in stead of the control only by gate voltage, such as pulling down vcc18 voltage when you are in over-current condition, at lest no damage could occure. It's safe.