微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > LDO 怎么设计?

LDO 怎么设计?

时间:10-02 整理:3721RD 点击:
读了很多篇关于LDO设计的paper后,发现这些paper基本上都是用ESR来对消一个零点,我不知道这种做法在工业上是否流行,还请大家指点。另外,假如没有零点的话,似乎很难保证相位裕度,在输出那里放了个很大的电容都没办法。不知道通常来说,LDO是应该怎么做的?

关注一下

that is the current method

非SOC,片外大电流供电的LDO一般用大点的片外电容,简单可靠,瞬态drop out voltage 小,主极点在里面那就得用ESR 大的capacitor,(但是ESR大,drop out voltage也大,需要trade off) 主极点在外面的就得用ESR小的capacitor。实际应用中对ESR有要求的,而且频率高的时候ESL都会用影响。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top