一个关于不同模块之间隔离的问题

希望不同的模块可以使用不同的地，避免片内的相互干扰。
现在将不同的模块分别用n阱的环包着，可是下面的衬底还是连接上的，会有Lvs的软连接报错。
后来又把模块包了一大块深n阱，依然有Lvs的报错。
请问有没有比较好的解决办法?

要解决lvs问题很简单，打上 psub2就可以了，
不知道哪家的工艺?正常的情况如果nwell围绕以后就不会再报soft connect
如果用deep nwell隔离就完全是物理隔离，更不会有这种问题，
如果出现这种问题，就是lvs rule有问题，dnwell device都会有问题
建议你再仔细看看，是不是你没弄对

我们用的是tsmc的13工艺，请问psub2是哪一层，p注入吗?

psub2只是cad layer，没有实际的mask，仅仅为了过lvs