关于feed through的问题
时间：10-02
整理：3721RD
点击：
翻了好几本书，艾伦的、拉扎维的，关于时钟馈通的解释，依旧云里雾里
哪位大大能以图示的NMOS解释下，为什么gate端电位从高转低时，D端电位下降的原因?
哪位大大能以图示的NMOS解释下，为什么gate端电位从高转低时，D端电位下降的原因?
电容要放电
请问能再详细点吗?
Cgd 要放电,但是电压不能突变