有關高速的SAR LOGIC

小弟最近在嘗試把SAR ADC在往高速推
發現傳統SAR LOGIC(上下兩排DFF那種)CLOCK上到快1G就會出現嚴重的delay
不知道板上大大有甚麼建議的的嗎?
不知道那些作到上G的的架構是不是用傳統的SAR LOGIC
感謝拉~

怎么没有人回复 帮顶大神指点！

我也在高速研究SAR逻辑，你是单通道的?做到1G了?用的什么工艺啊?电容阵列你用的是电阻还是电容的?谢谢啦。我也正在琢磨这个方向

40nm 原本用電容發現gate端漏電嚴重 很容易不準
目前要改電阻