微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于锁相环的相位噪声

关于锁相环的相位噪声

时间:10-02 整理:3721RD 点击:
其主要是从什么地方产生的?哪位高手可否系统的分析一下。
假设输入是从理想的晶振产生,相位噪声为0;

有大侠说相位噪声是VCO的相位噪声和VCO经过环路滤波器后的相位噪声这两部分叠加所产生的。
这点认同,
但,言下之意,电荷泵的影响没有了?

这是关于信号抖动的问题

CP 的噪声主要集中在Reference spur 上面,而且是低通的,经过LPF以后就很小了,最靠近carrier的地方可以表现出来CP的噪声。

thxxxxxxxxxxxxxxxxxxxxxxx.

一般来说,假设输入理想的话,主要考虑VCO的相位噪声贡献。

一般來說最critical的就是vco這個block.

相位噪声主要由受几部分影响:参考频率,VCO,电荷泵的电流源失配、电荷馈通等;参考频率对相位噪声的贡献主要是带内的,VCO对相位噪声的贡献是带外的。

XXX
XXX

thxxxxxxxxxxxxxxxxxxxxxxx

不错哦

世上还是牛人多啊

有些应用中对带内噪声也有要求的,也就是低频偏时的相噪。所以综合衡量PLL不是单独针对带外的VCO起主要作用的区域。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top