微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 流水线AD中全差分动态比较器锁存时钟?

流水线AD中全差分动态比较器锁存时钟?

时间:10-02 整理:3721RD 点击:
如题,困惑中...
流水线AD中全差分动态比较器锁存时钟?是在采样相还是保持相?在哪个时钟沿使得比较器Latch有效?
谢谢!

1# malesky
前级的hold,本级的sample

2# fuyibin
如果在sample上升沿比较器锁存,应该不对吧。是在sample上升沿还是sample取反后的上升沿呢?请问是否需要延时呢?
多谢!

3# malesky
at the end of sample

学习学习

我也学习下

應先sample 吧

学习学习!

thankssssss

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top