delta sigma控制分数PLL的除法器

(首先说明，最近一直在这里发很白痴的帖子，的确很扫大家兴，招来一些鄙夷，我想说的是，我有看过书，并且看了很多书，但是由于我做这个的目的是一个工程项目，所以看书里的内容很有目的性，相关的就看，不想关的就扫过去了，因此忽略了很多知识，却又没有足够时间一页一页去看，所以请大家体谅，I‘ve tried to do my best.....)
我知道在delta-sigma ADC中，会将量化噪声的低频去除，留下高频达到noise shaping目的，可是在delta-sigma控制的分数PLL中，如何通过delta-sigma modulator来将N/N+1 divider的spur移到高频，我一直想不通，请大家指点一下
（解释或者提供相关的论文或者书籍名称都可以，望有人能帮助一下，我一个人闷着头搞的确很郁闷，先谢谢了）

delta sigma 调制器不会把spur移向高频。它只是把分频器瞬态的分频比(N,N+1)变得不那么有规律，这样VCO控制线上就不会出现由于分频比周期性变化引起周期性的干扰，即不会有spur。但代替周期性干扰的是不规律的扰动，即噪声。所以delta sigma 调制器只是把spur的能量摊到各频率点上（高频的要摊得多一些）变成噪声。但不管怎么改变瞬态分频比的出现规律，它的平均值没变，环路滤波器会把这一平均值信息提取出来用以控制VCO，所以VCO的输出频率会等于这平均值乘以参考频率。

顶楼上，回答精彩！

再顶一个

太感谢了，原来是这样

各位客官高抬贵手，LZ又不是不肯学，大伙别再说风凉话了！

2楼说出了sigmadelta的精髓

二楼回答的很到位, 也就是说只是把N/N+1分频的规律性打破了, 就不会出现周期性的吞脉冲现象,或者说不会短时间内出现, 也许其他方式的调制也可以实现此目的;但为什么选用sigma-delta, 是不是在于它可以把量化噪声推到高频,而PLL的低通特性可以把此量化噪声过滤掉.

受教了，希望多多讨论

受教了