问个关于启动电路的问题

START UP

顺便说一下，这个电路的输出信号跟整个芯片的复位信号有关。

en ,我也想了解下启动电路

什么 都看不到 怎么帮你哦 嗨
什么 都看不到 怎么帮你哦 嗨

xiadongxiyaoqianya！

看不到呀?什么都没有！

电源上升阶段，较小时Y为0，较高时为1

这个好像是上电复位和电源电压监控一起的电路，还有低压复位及回滞的功能

可爱的红叉，看不到啊

能不能重新贴一下图

xuexi

看不见图啊，

路过。

我是看到 但是分析不出来

没做过启动电路，但是听说过基本的原理。
我说说我对这个电路的看法。
该电路的主要作用就是在VDD上电到VC的过程中给出复位信号。
假设电源电压为VC。
当VDD<Vth时，所以的管子都是截止的，所以INV1的输入和INV2的输出都为0，当VDD继续增大并大于Vth时，INV1和INV2工作，所以P2的栅极电压为VDD，仍截止；同时PMOS管N2(你应该是标错了，标了两个N2，在下面的分析中用P3代替）导通，N1的栅极电压等于P2的栅极电压，也为VDD。所以现在INV1的输入电压由P1,N1组成的电路通路确定（流过电阻R的忽略，600K的电阻，即使电压为0.6V也就1uA，所以对我们分析状态转换影响不大)，且INV1的输入电压等于VDD-|Vth|-Vod， Vod为P1的过驱动电压，这个值随VDD的增大而增大，但是增大的速度应该小于VDD的速度，这里只是定性分析一下，具体的输入电压值可以通过计算来获得，饱和区的P1管的电流等于线性区的的N1管，所以漏端电流是可以求出来的。我列了一下计算式子，好像还不好算，所以就没算了。我估计INV1输入电压值在VDD的增大过程中与VDD的关系应该是类似y=x^(1/2)那种形状，所以整体来说，它会随VDD的增大而增大，但是速度会比较慢一点，当INV1的输入电压增大到INV1的阈值Vt时，输出Y变为高电平。所以VDD上电过程中，使Y变为高电平的阈值大约是|Vth|+Vt+Vod。
当上电完成后，输出Y为高电平，所以P3和N1截止，N2和P2导通，同时P2会将INV1的输入电压充到靠近VDD的值，使P1截止，所以在VDD由VC往下降时，INV1的输入电压降等于VDD，直到VDD进入到INV1的过渡区，Y将变为低电平。所以VDD从VC下降过程中，使Y变为低电平的阈值大约是Vt(INV1的阈值）。
可以看出，对VDD来说，掉电过程的阈值小于上电的阈值，原因是为了消除在正常工作过程中因电压不稳或电压受到干扰而使整个系统重新复位的现象。
不过很奇怪你这个启动电路没看到电容，一般来说启动电路会有电容来控制VDD上电过程中复位信号有效（也就是电路的输出为低电平）的时间，因为对于一个系统来说，复位信号必须有足够的时间使整个系统完成初始化工作。比如当VDD所加的是一个快速上电过程，没有电容的话，Y马上就上到高电平了，这样所产生复位信号的有效时间可能对系统来说就不够了，不过可能是在启动电路后面还会经过counter将Y的低电平部分延迟到所需要的时间。
好像一般复位信号有效时间会设计为us,ms级别的，也就是VDD在上电过程中，无论上电的速度如何，Y都要经过us,ms的时间才变为高电平。

学习一下

kool分析的很好