传输门的问题

在仿真时由于传输门pmos的B和S接法不同产生了不同的波形，见图
经过分析认为可能是由于电荷分享造成的，从电流情况看来，应该没有明显漏电，而且在ctrl变低时输出稍微变高，实在不理解，请大侠指导
若把负载电容增大，则没有上升的情况，下降情况也变得弱一些
pmos的衬底接上vdd就正常了

电压波形仿真结果

查看电流的情况

都贴些.bmp格式的图片，让人怎么看啊
有心帮你，无力回天啊
这就是细节，细节很重要

pmos的衬底怎么能连接输入呢 要接Vdd
否则当输入由高转为低时 drain端（P）和衬底（N）不就正偏了
晕

Maybe he is worried about other format will lost the detail.

谢谢ronialeonheart，当时确实没想到正偏，只是想通过源漏相接减少衬偏效应的影响，也忽略了沟道电荷对负载的充电，多谢指点

bmp格式的图你不嫌大啊，好几M一张
网速有限，没办法
为什么不存成jpg或者其他格式

学习了
学习了，呵呵

这图基本看不清啊

学习了