微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > virtuoso 拉负载到什么程度

virtuoso 拉负载到什么程度

时间:10-02 整理:3721RD 点击:
用virtuoso EDA pss harmonic balance仿loadpull。发现拉负载输入达到一定程度时输出功率变化极小,而且已经到达这样一个状态:在输入增加两dB的过程中最佳负载已经仿不出变化。我觉得这个就是使饱和功率最大的最佳负载了吧。
但是如果我想知道使1dB压缩点最大的最佳负载该拉到什么程度呢

我问做板级的同学 他们说看datasheet 通过所要的输出功率和datasheet上的增益来算出一定的输入功率 然后拉负载找最大输出功率。
我怎么觉得对于做毫米波硅基IC不应该是这个思路呢 大家怎么看?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top