采样失真
时间:10-02
整理:3721RD
点击:


请教大神们,图中谐振器电路,上端采样电容的左边采样波形有明显的失真,采样开关采用的是自举开关,
其他的采用CMOS开关,请问采样失真问题出在什么地方?我初步认为是时钟信号重叠造成的,但不是很确定。
为什么采样后的信号会出现那么大的尖峰呢?望不吝赐教啊
例如第二排的波形 尖峰越来越大 不知道为什么啊
问题出在开关上的可能性大。具体情况,一级一级去找就是了,我们能看到的信息有限。