*全差分DAC偶次谐波高的原因？*

对原来做好的DAC进行了工艺平移，结构用的一样，都是全差分的信号通路，只是电压降低一些。
在仿真这个DAC时，发现偶此谐波没有被很好地抑制，而是呈幅度逐次下降的趋势（2HD>3HD>4HD>5HD……），不知是什么原因?
PS：已经检查过整个电路的对称性没有问题。另外平移前的电路仿真结果是很好的。
请各位指教！谢谢！

有人知道没?

从什么移到什么工艺?
管子都一样么?

从180nm移到65nm……
管子不一样，根据工艺变化而变化了

check what cares VDD reduction.

你是说由电源电压下降引起的吗?
虽然沿用了平移前的结构，但是不同PVT下管子都能工作在饱和区。

你的DAC 是用IO device 还是core device?
看看是不是Vth 变化导致headroom 变小。还有看看current source 的drain 是不是抖动很大

用的是core device。
另外Vth的变化怎么仿真呢?
电流源的波动我看一看。

平移之后 vds-vdsat 还一样么?
开关的控制信号的交叠位置有变化么?

如果做DFT取的时间长度不能精确为一个周期，是不是必须要加窗啊?

求问啊~

啦啦啦，吼吼吼

cross point 没有调好吧