微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于LVS时出错

关于LVS时出错

时间：10-02 整理：3721RD 点击：

用assure作LVS时，提示有如下图所示：

但是我检查过版图中PIN的添加和电路原理图相比没有错误，而且相应版图与电理图中电容和电感的值也是一样的，为什么它会提示这个错误呢?求教各位了！

这是什么工具?

用的CADENCE下的"Assure" 验证工具

上一篇：本科两年，何去何从。
下一篇：请问可变增益放大器是怎么实现的

LVS 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top