为什么BUFFER的环路增益会随负载电容的变化而变化
时间：10-02
整理：3721RD
点击：
当BUFFER的负载电容为10pf时，LOOP gain为60dB，当负载电容为1Pf时，LOOP gain为70dB，这是为啥?
主极点频率太低造成幅频特性在低频时较小
我中的主极点频率比较低，但为何和影响loop gian?
同样想知道。
请问，此处Loop gain是指DC/低频点，还是你有指定某个频率点的loop gain?
若方便，请上simulation setup?
你试试扫描更低频的曲线，可能就会发现相对更低的状态下loop gain是一样的，2楼已经说的很清楚